(11)Publication number:

2003-229537

(43)Date of publication of application: 15.08.2003

(51)Int.CI.

H01L 27/10 G11C 13/00 // H01L 45/00

(21)Application number: 2002-024918

(71)Applicant: HITACHI LTD

(22)Date of filing:

01.02.2002

(72)Inventor: MATSUOKA HIDEYUKI

ΙΤΟ ΚΙΥΟΟ

TERAO MOTOYASU HANZAWA SATORU SAKATA TAKESHI

(54) SEMICONDUCTOR STORAGE AND MANUFACTURING METHOD THEREOF


(57)Abstract:

PROBLEM TO BE SOLVED: To solve the problem of a large cell area in the conventional memory cell utilizing a

phase change.

SOLUTION: A memory cell structure using a vertical selection transistor and its manufacturing method are proposed, thus achieving a memory cell having area smaller than the conventional DRAM, a phase change memory that can reduce power consumption in read and write operation, and further a phase change memory that has stable read operation.

図1



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP) (12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号 特開2003-229537 (P2003 - 229537A)

(43)公開日 平成15年8月15日(2003.8.15)

(51) Int.Cl.7		識別記号	FI		:	f-7]-}*(多考)
H01L	27/10	451	H 0 1 L	27/10	451	5 F 0 8 3
G11C	13/00		G11C	13/00	Α	
// H01L	45/00		H01L	45/00	Α	

審査請求 未請求 請求項の数11 OL (全 11 頁)

(21)出願番号	特願2002-24918(P2002-24918)	(71)出顧人 000005108 株式会社日立製作所
(22)出顧日	平成14年2月1日(2002.2.1)	東京都千代田区神田駿河台四丁目 6 番地 (72) 発明者 松岡 秀行 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72) 発明者 伊藤 消男 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (74) 代理人 100075096
		弁理士 作田 康夫

最終頁に続く

(54) 【発明の名称】 半導体記憶装置及びその製造方法


(57)【要約】

【課題】従来の相変化を利用したメモリセルは、セル面 積が大きいという問題点があった。

【解決手段】上記課題を解決すべく、本発明では縦型選 択トランジスタを用いたメモリセル構造及びその製造方 法を提案する。

【効果】本発明によれば、従来DRAMに比べて面積の小さ いメモリセルを実現できる。また、読み出し動作におけ る消費電力を低減することができるともに、書き込み動 作においても低電力の相変化メモリを実現することがで きる。さらに、読み出し動作の安定した相変化メモリを 実現することができる。

図1



【特許請求の範囲】

【請求項1】複数のワード線と、絶縁層を介して前記ワード線と少なくとも一方が交差する第1及び第2の複数の配線と、前記ワード線と前記配線の交点に設けられた複数のメモリセルを有する半導体記憶装置において、前記メモリセルは、チャネル部が該メモリセルの深さ方向に形成された縦型トランジスタと、その上方に配置された少なくともTe(テルル)を含有する材料、からなることを特徴とする半導体記憶装置。

【請求項2】前記縦型トランジスタは、半導体基板上に 形成された多結晶シリコンからなることを特徴とする請 求項1に記載の半導体記憶装置。

【請求項3】前記縦型トランジスタは、半導体基板内に 形成された単結晶シリコンからなることを特徴とする請 求項1に記載の半導体記憶装置。

【請求項4】前記縦型トランジスタのゲートはワード線の一部を構成し、該トランジスタのドレイン(あるいはソース)は該第1の配線に接続され、該トランジスタのソース(あるいはドレイン)は、少なくとも該Teを含有する材料を間にはさんで、第2の配線に接続されたことを特徴とする請求項2から請求項3のいずれ1項に記載の半導体記憶装置。

【請求項5】前記ワード線は前記第1及び第2の複数の配線の上方に延在して存在することを特徴とする請求項2から請求項3のいずれか1項に記載の半導体記憶装置。

【請求項6】前記Te (テルル)を含有する材料は、前記 ワード線の下方に存在することを特徴とする請求項2か ら請求項3のいずれか1項に記載の半導体記憶装置。

【請求項7】前記Te (テルル)を含有する材料は、前記 ワード線の上方に位置することを特徴とする請求項2か ら請求項3のいずれか1項に記載の半導体記憶装置。

【請求項8】前記第1及び第2の複数の配線のうち少なくとも1つは、共通電極となっていることを特徴とする請求項1に記載の半導体記憶装置。

【請求項9】複数のワード線と、絶縁層を介して前記ワード線と交差する複数の配線と、前記ワード線と前記配線の交点に設けられた複数のメモリセルを有する半導体記憶装置において、前記メモリセルは、チャネル部が該メモリセルの深さ方向に形成された縦型トランジスタと、その上方に配置された少なくともTe (テルル)を含有する材料、からなることを特徴とする半導体記憶装置。

【請求項10】複数のワード線と、絶縁層を介して前記 ワード線と少なくとも一方が交差する第一及び第二の複 数の配線と、前記ワード線と前記配線の交点に設けられ た複数のメモリセルを有する半導体記憶装置において、 前記メモリセルは、チャネル部が該メモリセルの深さ方 向に形成された縦型トランジスタと、その上方に配置さ れた、抵抗値が電気的に可変な材料、からなることを特 徴とする、半導体記憶装置。

【請求項11】複数のワード線と、絶縁層を介して前記 ワード線と交差する複数の配線と、前記ワード線と前記 配線の交点に設けられた複数のメモリセルを有する半導 体記憶装置において、前記メモリセルは、チャネル部が 該メモリセルの深さ方向に形成された縦型トランジスタ と、その上方に配置された、抵抗値が電気的に可変な材 料、からなることを特徴とする、半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体記憶装置に 関する。特に、低電圧で動作する、高速かつ不揮発性を 有する、ランダムアクセスメモリ(RAM)に関する。

[0002]

【従来の技術】携帯電話に代表されるモバイル機器の需 要に牽引されて、不揮発メモリの市場の伸びは著しい。 その代表が、FLASHメモリであるが、本質的に速度が遅 いために、プログラマブルなROMとして用いられてい る。一方、作業用のメモリとしては、高速なDRAMが必要 であり、携帯機器用メモリとしては、FLASHとDRAMの両 方が搭載されている。これら2つのメモリの特長を具備 した素子が実現できれば、FLASHとDRAMを1チップ化す ることが可能となるばかりでなく、すべての半導体メモ リを置き換えることになるという点で、そのインパクト は極めて大きい。こうしたメモリの1つとして、2001 IEDM(International Electron Device Meeting)におい て、相変化を利用したメモリ(OUM:Ovonic Unified Mem ory)がIntelより提案された。次にこのメモリの動作原 理を簡単に説明する。OUMは、結晶状態により抵抗値 が異なるカルコゲナイドという材料を記憶ノードとして 用いる。カルコゲナイドはDVDやCDの媒体に用いられて いる材料であり、少なくともアンチモン (Sb) とテルル (Te) を含むGe-Sb-Te系やAg-In-Sb-Te系などがその代表である。基本的なメモリセルは、 選択トランジスタとカルコゲナイドから構成されてお り、所謂DRAMセルと類似しており、キャパシタをカルコ ゲナイドに置き換えたものとみなすことができる。カル コゲナイドは、その結晶状態が単結晶かアモルファスか で、その抵抗値が10~10000倍程度異なる。この 違いを利用して、固体メモリにするものである。不揮発 メモリとして注目をあびているMRAM (Magnetic RAM) の 場合、抵抗の変化率は40%程度であるので、OUMの方 がはるかに大きく、データのセンシングが容易である。 カルコゲナイドの結晶状態を変える為には電圧を印加す ることにより発生するジュール熱を利用する。アモルフ ァス化する際には、カルコゲナイドを600℃程度に加 熱し溶解させ、急冷する。結晶化する際には、400℃ 程度の温度で50nsec程度保持する。従って、デー 夕の書き込みには図2に示すようなパルスを与えること になる。読出しの際には、ワード線をオンにし、共通グ

ラウンド線とビット線) 間を流れる電流により、2値の情報("0","1") を判別する。

[0003]

【発明が解決しようとする課題】上で述べた、選択トランジスタとカルコゲナイドから構成される相変化メモリは、そのセル面積は8F²程度以上である。ここで、Fは最小加工寸法である。大容量化のためには、さらなるメモリセル面積の縮小が課題である。

[0004]

【課題を解決するための手段】上記課題を解決する為に、縦型トランジスタを用いたメモリセル構造及びその製造方法を提案する。本発明によれば、面積4 F^2 のメモリセルが実現できる。本発明による、メモリセル構造の代表的なものを図1に示す。下から順に、書き込み及び読み出しのための第1の配線(7)、この配線と電気的に接続された縦型の選択トランジスタ(1)、その上に情報を蓄えるカルコゲナイド材料(2)、その上に書き込み及び読み出しのための第2の配線(8)、の構成となっている。本発明におけるメモリセルの平面レイアウトを図3に示す。セル配線(803)とワード線(403)が最小ピッチ2Fで配置されるので、メモリセルの面積は4 F^2 となる。

[0005]

【発明の実施の形態】(実施例1)本実施例では、図1 に示したメモリセルの製造方法を、その製造工程をたど りながら詳細に説明する。本発明によれば、図1に示し た第1の配線(7)及び第2の配線(8)を、それぞれ 分離することが可能であり、メモリセル動作の自由度を 広げるという特長がある。まず始めに、通常の製造方法 により、周辺回路用のCMOSトランジスタを形成する。そ の上に、図4に示すように、層間絶縁膜(9)を堆積し 平坦化した後に、メモリセル領域においてはピッチが 0. 2ミクロンの第1のセル配線 (701) を、周辺回 路領域においては、ローカルインターコネクト線を形成 する。本実施例においては、配線材料としてはタングス テンまたはW90Ti10などのタングステン合金を用 いた。勿論、タングステンまたはW90TilOなどの タングステン合金の変わりに、不純物を高濃度含む多結 晶シリコンや、多結晶シリコンと金属あるいはシリサイ ドとの積層膜でも構わない。さらに、層間絶縁膜(90 1) を100nm堆積し、不純物としてリンを1E20/ cm²程度の高濃度に含むポリシリプラグ(10)を形 成し、図5のようになる。このプラグにより、後に、セ ル配線(701)と選択トランジスタが電気的に接続さ れる。勿論多結晶シリコンの代わりに金属あるいは、シ リサイドを用いることも可能である。

【0006】次に、縦型トランジスタを形成する。ここでは、以下の順に膜を堆積する。まず、縦型トランジスタの拡散層となる不純物としてリンを1E20/cm²程度の高濃度にドープしたN+層(502)、チャネル部

となる不純物としてボロンを1E16/ cm²程度の澱 度で含む不純物層 (602)、更に拡散層となる不純物 としてリンを1E20/cm²程度の髙濃度にドープし たN+層(503)、を堆積する。これらがトランジスタ 部となる。ここで、不純物拡散層(502及び503) からの、チャネル部(602)への、不純物の拡散を抑 えるために、厚さ1nm程度の絶縁膜を、チャネル部 (602) と拡散層 (502及び503) の間に挟んで も構わない。絶縁膜としては、シリコン酸化膜やシリコ ンチッカ膜等が適用可能である。この後、シリコンの結 晶性を改善するために熱処理を施す。もちろん、この 際、レーザーアニール等の手法を用いることにより、更 に良好な結晶を形成することも可能である。この場合、 トランジスタの性能が向上することは言うまでも無い。 さらに、後に施す層間膜平坦化工程 (CMP: ChemicalMec hanical Polishing) のストッパ膜として、シリコン窒 化膜(11)を100nm堆積する。この積層膜を、図6 に示すように、ピッチ 0. 2 ミクロンのラインアンドス ペース状に加工する。引き続き、層間絶縁膜(902) を堆積し、CMPにより平坦化、さらに加工用に用いたシ リコン窒化膜を除去することにより、下地の多結晶シリ コン(503)を露出させる。この時の状態を図7に示 す。

【0007】次に膜厚50nmのカルコゲナイド材料 (202) と第2のセル配線 (802) となる膜厚10 OnmのタングステンまたはW90Ti10などのタン グステン合金、及び厚さ100mmの酸化膜(903) を堆積する。この際、カルコゲナイド材料 (202) の 多結晶シリコン(503)への拡散を防止する目的で、 多結晶シリコン(503)との間にTiAlN等の遷移 金属の窒化物や酸化物等のバリア膜や、W80Ti20 などの金属導電膜、あるいはこれらの積層膜を堆積すれ ば、曹換え可能回数が増大する利点が有る。あるいは、 カルコゲナイドの相状態を変えるのに必要な熱の拡散を 抑制する目的で、例えば、ITO(インジウムとスズの 酸化物の混合物)のような熱伝導率の悪い導電膜を間に 挟むことも、勿論可能である。続いて、図8に示すよう に、先に形成した第1の配線(701)と垂直方向に、 0. 2ミクロンピッチのラインアンドスペース状に加工 する。尚、本実施例においては、第2のセル配線(80 2) 間の容量を低減する目的で、線幅の細線化を行っ た。具体的には、レジストパタンの露光後に、軽度のア ッシングプロセスを施し、レジスト寸法を70nmに細 線化した。

【0008】次に、選択トランジスタのワード線の形成を行う。まず、ワード線と第2の配線(802)との短絡を防ぐ目的で、図9に示すように、膜厚30nmの側壁酸化膜(904)を形成する。この工程により、カルコゲナイド(202)は、第2の配線(802)と側壁酸化膜(904)等により、完全に覆われる。さらに、

酸化膜で覆われた第2の配線(802)をマスクに、自 己整合的に、下地の多結晶シリコンの積層膜をエッチン グし、図10のようになる。続いて、低温で形成が可能 なCVD法により10nmの膜厚のゲート酸化膜を形成す る。この際、カルコゲナイドが上記のように、完全に覆 われているので、昇華することはない。従って、より高 温プロセスである熱酸化によるゲート酸化も可能であ る。本実施例においては、更にはワード線となるタング ステンまたはW90TilOなどのタングステン合金 (12)を堆積/平坦化し、図11のようになる。本実 施例においては、タングステンまたはW90Ti10な どのタングステン合金を用いたが、間にバリアメタルを 挟んだタングステンまたはW90TilOなどのタング ステン合金と多結晶シリコンの積層膜や、ポリサイド等 を用いても勿論構わない。次に、通常のドライエッチ法 により、タングステンまたはW90TilOなどのタン グステン合金を、第2のセル配線(802)と垂直方向 に走る、ピッチ 0. 2 ミクロンのラインアンドスペース 状に加工する。この時の状態を図12に示す。ワード線 (402)加工の際、電極材料を平坦化した結果とし て、エッチング段差は第2のセル配線(802)の高さ とキャップ酸化膜(903)をあわせた高さとなる。こ のように、本実施例の場合、選択トランジスタは、ゲー ト電極(402)がチャネル部を両側からはさみこんだ ダブルゲート構造になる。この結果、トランジスタは完 全空乏型SOI (Silicon On Insulator) として動作し、 良好なスイッチング特性を実現する。最後に、必要な多 層金属配線層を形成し、所望の半導体装置を得ることが できる。本実施例においては、縦型トランジスタを用い ることにより、従来DRAMの約半分のセル面積を有す る半導体記憶装置を実現できる。

【0009】(実施例2)実施例1においては、第1の配線(701)をワード線(402)毎に分離する構造としたが、本実施例はこの第1の配線(702)を分離加工しないメモリセルに関するものである。セルの構造を図13に示す。製造方法は実施例1とほぼ同様である。本実施例の場合、第1の配線(702)の電位が安定するという効果がある。

【0010】(実施例3)実施例1においては、第1の配線(701)と第2の配線(802)が互いに直交する構成としたが、お互いに並行になるような構成が可能なことは明らかである。メモリセルの構造を図14に示す。製造方法は実施例1とほぼ同様である。この場合、第1と第2のメモリセル配線をペアとし、このペア線とワード線でメモリセルを選択することが可能になる。

【0011】(実施例4)実施例1~3においては、カルコゲナイド材料製膜後に、ゲート酸化膜が形成されるため、カルコゲナイドが高温にさらされるという問題がある。実施例1で述べたように、電極等で完全に覆われていれば問題はないが、わずかながら体積変化するの

で、カルコゲナイドに対し、高温プロセスを行なうことは避けた方が望ましい。この目的のため、本実施例においてはゲート酸化膜形成後に、カルコゲナイドを形成することとした。本実施例におけるメモリセルレイアウトを図15に示す。後に説明するが、自己整合的にワード線を形成するために、横方向(A-A)と縦方向(B-B)とでセル配置のピッチが異なっている。図15においては、最小加工寸法をFとした時に、横方向(A-A)は最小ピッチである2F、縦方向(B-B)は3Fとした。すなわち、セル面積は6F2である。もちろん、このレイアウトは任意に設定可能であり、本発明が面積6F2のメモリセルに限るものでないことは、いうまでもない。

【0012】図5に示す工程まで、実施例1と同様な製 造工程を行う。続いて、縦型トランジスタの拡散層とな る不純物を高濃度にドープしたN+層 (504)、チャネ ル部となる低濃度不純物層(603)、更に拡散層とな るN+層(505)、を堆積し、アニール工程により結晶 化した。次に、通常のドライエッチング工程により、図 16に示すようにメモリセル毎に分離し、更に、10 n mのゲート酸化膜をCVD法により堆積した。もちろ・ ん、ゲート酸化膜形成は熱酸化工程でも構わない。その 後、通常のCVD法により、高濃度に不純物をふくんだ 多結晶シリコンを堆積し、ドライエッチングプロセスに より、側壁ゲート電極を形成する。この時の図15にお ける(A-A)及び(B-B)方向の断面図をそれぞれ 図17、18に示す。すなわち、メモリセルのピッチが 異なるので、自己整合的に、(A-A)方向では側壁ワ ード電極がつながり、(B-B)方向では分離した構造 になる。本実施例においては、自己整合的にワード線を 分離する手法を用いたが、レジストマスク等を用いた通 常のドライエッチ法により形成することも可能である。 続いて、公知のCVD法により1ミクロン程度の酸化膜 を堆積し、公知のCMP法による平坦化を行い、コンタ クトを開口し、下地の多結晶シリコンを露出させて、断 面図は図19のようになる。続いて、酸化膜を30nm 程度堆積させ、ドライエッチングによりエッチバックを 行ない、側壁酸化膜(906)を形成し、図20のよう になる。このように、自己整合的にコンタクト寸法を縮 めた理由は次の通りである。カルコゲナイドの相状態を 変える為には、熱を与える必要がある。効率良くカルコ ゲナイドの温度を上昇させるためには、カルコゲナイド の抵抗をある程度大きくする必要がある。これは、低電 圧動作をさせるという観点からも重要である。この目的 のためには、選択トランジスタの拡散層とカルコゲナイ ド接触面積を低減することが効果的である。こうした理 由から、自己整合的にコンタクト寸法を縮める手段をと った。

【0013】続いて、カルコゲナイド材料 (203) 及び、第2のセル配線 (803) となるタングステンまた

はW90TilOなどのタングステン合金を堆積し、図 21のようになる。カルコゲナイド材料積層前にTiA 1 N等の遷移金属の窒化物や酸化物等のバリア膜や、W 80丁i20 などの金属導電膜、あるいはこれらの積 層膜を堆積すれば、書換え可能回数が増大する利点が有 る。あるいは、カルコゲナイドの相状態を変えるのに必 要な熱の拡散を抑制する目的で、例えば、 ITO(イン ジウムとスズの酸化物の混合物)のような熱伝導率の悪 い導電膜を間に挟むことも、勿論可能である。メモリセ ルに関しては、図21のままでも動作する。すなわち第 2の配線(803)が共通線となり、第1の配線(70 1) がデータ線となる。この場合、カルコゲナイドを加 工しないで済むという特長がある。更には、相状態を変 える際に発生する熱を、平面状に形成された第2の配線 (803)を通して、効果的に逃がすことが可能にな り、熱履歴の影響を排除する結果として動作が安定す る。また、メモリセル動作としては、第2の配線(80 3)を一枚板とすることにより、電位が安定するという 効果がある。もちろん、第2の配線(803)を分離す ることも可能である。その際、タングステンまたはW9 OTilOなどのタングステン合金を通常のドライエッ チング法により、第1のセル配線と並行方向に分離し、 図22のようになる。最後に、必要な多層金属配線を形 成し、所望の半導体記憶装置を得る。

【0014】(実施例5)実施例4において、選択トラ ンジスタとカルコゲナイドの接触面積を低減すること が、低電圧動作をさせるのに有効であることを述べた。 これは、実施例1~3に述べた構造に対しても適用可能 である。以下、その実現方法を図面を用いて説明する。 図6までは、実施例1と同様な製造工程を行なう。続い て、層間絶縁膜(902)を堆積し、CMPにより平坦 化し、下地のシリコン窒化膜を露出させて図23のよう になる。さらに、熱リン酸によるウエット処理によりシ リコン窒化膜を除去し、通常のCVD法により、30nm のシリコン酸化膜を堆積し、エッチバックプロセスによ り側壁酸化膜(907)を形成し、図24のようにな る。このように、自己整合的にコンタクトの寸法を縮め た。本実施例においては、側壁膜を通常のシリコン酸化 膜により形成したが、熱伝導率の悪いポーラス状の酸化 膜等を用いることも可能である。この場合、カルコゲナ イドの相状態を変えるのに必要な熱の拡散を防ぐことが できるので、更に効率良く、相状態を変えることが可能 になる。同様な目的に適した材料としてゲルマニウムオ キサイド (GeО₂) も適用できる。続いて、カルコゲ ナイド材料 (204) 及び、第2のセル配線 (804) となるタングステンまたはW90TilOなどのタング ステン合金、さらには及び酸化膜(908)を堆積し て、図25のようになる。カルコゲナイド材料積層前に TiAIN等の遷移金属の窒化物や酸化物等のバリア膜 や、W80Ti20などの金属導電膜、あるいはこれら

の積層膜を堆積すれば、書換え可能回数が増大する利点が有る。あるいは、カルコゲナイドの相状態を変えるのに必要な熱の拡散を抑制する目的で、例えば、ITO(インジウムとスズの酸化物の混合物)のような熱伝導率の悪い導電膜を間に挟むことも、勿論可能である。以降は、実施例1における図8から図12までと同様な製造工程を経て、更には必要な多層金属配線を形成し、所望の半導体装置を得る。

【0015】 (実施例6) これまでの実施例において は、プロセスの簡易性から、選択トランジスタを多結晶 シリコンにより形成したが、勿論、シリコン基板中に形 成することも可能である。この場合、多結晶からなるト ランジスタよりも良好な特性を実現するという特長があ る。本実施例においては、エピタキシャル成長したシリ コン基板を用いた。以下、図面を用いて製造方法を説明 する。 p型半導体基板を用意して、アンチモン (Sb) を1E20/cm²のドーズ量で打ち込み、エピタキシ ャル成長させる。勿論、アンチモンの代わりにヒソ (A s) やリン(P) を用いることも可能である。この結 果、図26に示すような高濃度N型不純物層(15)が 内部に形成された基板ができる。高濃度N型不純物層 (15) は選択トランジスタの拡散層となる。続いて、 ヒ素を1E20/cm²のドーズ量で注入し、アニール 工程により活性化する。これが、選択トランジスタのも う1つの拡散層となる。さらに、後で施す層間膜平坦化 工程(CMP:Chemical Mechanical Polishing)のストッ パ膜として、シリコン窒化膜(1102)を100nm堆積 して、図27のようになる。次に図28に示すように、 通常のドライエッチングプロセスにより、0.2ミクロ ンピッチのラインアンドスペース状に、埋め込まれた不 純物拡散層(15)まで掘り、柱状に分離する。このエ 程は実施例1における図6と同様である。引き続き、層 間絶縁膜(909)を堆積し、CMPにより平坦化、さ らに加工用に用いたシリコン窒化膜(1102)を露出 して図29のようになる。ついで、シリコン窒化膜(1 102) を除去し、下地の不純物拡散層(1501)を 露出させる。さらには、選択トランジスタの拡散層とカ ルコゲナイドの接触面積を低減するために、酸化膜を3 0 n m程度堆積させ、ドライエッチングによりエッチバ ックを行ない、側壁酸化膜(910)を形成し、図30 のようになる。続いて、カルコゲナイド材料 (205) 及び、第2のセル配線(805)となるタングステンま たはW90TilOなどのタングステン合金、さらには 酸化膜(911)を堆積して、図31のようになる。

【0016】カルコゲナイド材料積層前にTiAlN等の遷移金属の窒化物や酸化物等のバリア膜や、W80Ti20などの金属導電膜、あるいはこれらの積層膜を堆積すれば、書換え可能回数が増大する利点が有る。あるいは、カルコゲナイドの相状態を変えるのに必要な熱の拡散を抑制する目的で、例えば、ITO(インジウムと

スズの酸化物の混合物)のような熱伝導率の悪い導電膜 を間に挟むことも、勿論可能である。続いて、通常のド ライエッチング工程により、図28で形成したパターン と垂直方向に、酸化膜(911)、第2のセル配線(8 05)、カルコゲナイド材料(205)、の積層膜をラ インアンドスペース状に加工する。さらに、第2のセル 配線(805)と後に形成するワード線との短絡を防ぐ 為に酸化膜を30nm堆積し、エッチバックプロセスに より、側壁酸化膜(912)を形成する。続けて、ドラ イエッチングにより、下地の不純物拡散層 (1501) とエピタキシャル成長部分(16)まで完全に分離し、 不純物拡散層(15)の途中で加工を止め、図32のよ うになる。尚、図32は第2のセル配線(805)に垂 直な方向の断面図を示している。以降は実施例1の図1 1から図12に示す製造工程を経て、最後に多層金属配 線層を形成し、所望の半導体記憶装置を得る。

【0017】また本発明においては、さらに、図33に 等価回路を示す本発明によるメモリセルを用いれば、図 34に示すようなメモリアレイを構成することができ る。本アレイにおいては、データ線に相当する第2のセ ル配線(806)に平行な、ソース線に相当する第1の セル選択線(704)が設けられ、メモリセル内の選択 トランジスタのソースが対応するソース線に接続された 構成とすることにより、読み出し動作における消費電力 を低減することができる。具体的には、選択したいデー 夕線(たとえばDL1)に対応するソース線(たとえば SL1) だけをソース電圧(たとえば0.5V)に駆動 することができる。次に選択ワード線 (たとえばWL1) を非選択状態の0 Vから、選択状態の高電圧 (たとえば 1. 5 V) に駆動する。このため、選択ワード (たとえ ばWL1)と選択データ線(たとえばDL1)の交点の セルMC11にのみ電流経路を形成し、選択データ線に のみ読み出し信号を発生することができる。したがっ て、多数の非選択データ線の充放電はなくなるので、読 み出し動作における消費電力を低減することができる。 なお、書き込み動作においても読み出し動作と同様の選 択動作が行われるので、全体として低電力の相変化メモ リを実現することができる。

[0018]

【発明の効果】本発明によれば、相変化材料を利用したメモリにおいて、選択トランジスタを縦型構造にすることにより、セル面積を従来のDRAMより減らすことができるという特長がある。さらに、読み出し動作における消費電力を低減することができる。また、書き込み動作においても読み出し動作と同様の選択動作が行われるので、全体として低電力の相変化メモリを実現することができる。

【図面の簡単な説明】

【図1】本発明のメモリセル構造。

【図2】カルコゲナイドの相状態を変える際のパルス仕

様。

- 【図3】実施例1のメモリセルレイアウト。
- 【図4】本発明の半導体記憶装置の1製造工程における. 鳥瞰図。
- 【図5】本発明の半導体記憶装置の1製造工程における 鳥瞰図。
- 【図6】本発明の半導体記憶装置の1製造工程における 鳥瞰図。
- 【図7】本発明の半導体記憶装置の1製造工程における 鳥瞰図。
- 【図8】本発明の半導体記憶装置の1製造工程における 鳥瞰図。
- 【図9】本発明の半導体記憶装置の1製造工程における 鳥瞰図。
- 【図10】本発明の半導体記憶装置の1製造工程における鳥瞰図。
- 【図11】本発明の半導体記憶装置の1製造工程における 鳥瞰図。
- 【図12】本発明の半導体記憶装置の1製造工程における鳥瞰図。
- 【図13】本発明の半導体記憶装置の1製造工程における鳥瞰図。
- 【図14】本発明の半導体記憶装置の1製造工程における鳥瞰図。
- 【図15】実施例4のメモリセルレイアウト。
- 【図16】本発明の半導体記憶装置の1製造工程における鳥瞰図。
- 【図17】本発明の半導体記憶装置の1製造工程における断面図。
- 【図18】本発明の半導体記憶装置の1製造工程における断面図。
- 【図19】本発明の半導体記憶装置の1製造工程における断面図。
- 【図20】本発明の半導体記憶装置の1製造工程における断面図。
- 【図21】本発明の半導体記憶装置の1製造工程における断面図。
- 【図22】本発明の半導体記憶装置の1製造工程における断面図。
- 【図23】本発明の半導体記憶装置の1製造工程における断面図。
- 【図24】本発明の半導体記憶装置の1製造工程における断面図。
- 【図25】本発明の半導体記憶装置の1製造工程における断面図。
- 【図26】本発明の半導体記憶装置の1製造工程における断面図。
- 【図27】本発明の半導体記憶装置の1製造工程における断面図。
- 【図28】本発明の半導体記憶装置の1製造工程におけ

る断面図。

【図29】本発明の半導体記憶装置の1製造工程における断面図。

【図30】本発明の半導体記憶装置の1製造工程における断面図。

【図31】本発明の半導体記憶装置の1製造工程における断面図。

【図32】本発明の半導体記憶装置の1製造工程における断面図。


【図33】本発明の半導体記憶装置の等価回路。


【図34】本発明の半導体記憶装置を用いたメモリアレイ。


【符号の説明】


1, 101-選択トランジスタ、2, 201, 202, 203, 204, 205, 206-相変化材料 (カルコ ゲナイド)、3-抵抗体 (ヒーター)、4,401,402,403,404-ワード電極、5,501,502,503,504,505,506-不純物拡散層、6,601,602,603,604,605,606-チャネル部、7,701,702,703,704-第1セル配線、8,801,802,803,804,805,806-第2セル配線、9,901,902,903,904,905,906,907,908,909,910,911,912-Si酸化膜、10-プラグ電極、11,1101-シリコン窒化膜、10-プラグ電極、11,1101-シリコン窒化膜、12-タングステンまたはW90Ti10などのタングステン合金、13-メモリセル、14-シリコン基板、15,1501-不純物拡散層(シリコン基板内)、16-エピタキシャル成長層。


【図1】 【図2】 [図17] **2** 1 闰2 図17 リセット・(ルス(アモルファス化) セットパルス(単結系化) 【図19】 図19 [図3] 【図4】 図3 図4 【図20】 図20 505 603















【図34】



フロントページの続き

(72)発明者 寺尾 元康 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

(72)発明者 半澤 悟 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 (72) 発明者 阪田 健

東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内

F ターム(参考) 5F083 AD06 FZ10 GA05 GA09 JA19 JA32 JA35 JA39 JA44 JA60 PR03 PR25 PR29 PR39